如題，面試某科技廠時被問CMP和BEOL這些方向，結果人資問BEOL為什麼要蓋那麼高（示
意圖）我說訊號傳遞，人資說能不能再清楚一點，然後我也不知道怎麼掰了。回到家還是
在想為什麼要一直堆疊，可是谷歌的結果也是沒答案，各位鄉民知道嗎？
https://i.imgur.com/EGNtsRB.jpg
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.200.144.209 (臺灣)
※ 文章網址: https://webptt.cc/bbs/Tech_Job/M.1670991872.A.025.html
※ 編輯: mytaiwan (1.200.144.209 臺灣), 12/14/2022 12:32:38
推文 (114)
→
cityhunter04
你瞎掰人資會知道？他根本不知道答案
12/14 12:25
推
gary810426
人資居然會問這種問題XD
12/14 12:27
推
bbsosadd
下次反問他，101為什麼蓋那麼高，他就知道答案了
12/14 12:30
推
m122e
感覺就介電材質,避免寄生電容之類的.
12/14 12:32
→
james7890
我在講大海，你在說浴缸
12/14 12:43
推
OxFFFF
截面積越大阻抗越低？
12/14 12:44
→
summer08818
? 不是阿 蓋那麼高是啥問法 要問也是問厚度吧
12/14 12:47
→
summer08818
通常高層會拿來拉PG降低IR-drop(截面積大阻抗低)
12/14 12:47
→
summer08818
然後layer就是一層一層多上去 你不疊上去不就short
12/14 12:48
→
summer08818
高速訊號為了避免雜訊和降延遲(例如clock)也走高層
12/14 12:49
→
wuyiulin
人資比你想像中還要有料。
12/14 12:56
推
badalghost
我看倒像塊綠豆糕
12/14 13:00
推
iceking
工程師背景的人資 厲害厲害
12/14 13:04
推
kaltu
人資覺得我聽科技YouTuber講過的東西你居然不知道
12/14 13:19
推
dontgomtk56
難怪gg人資領的比工程師還多
12/14 13:33
推
HenryLin123
你問大城市高架橋那麼多層要幹嘛
12/14 13:48
→
light1945
你反問他 你怎麼不知道？
12/14 13:53
推
mily222222
gg人資真的會問這個嗎?不是都問壓力大怎紓壓?
12/14 13:55
推
kissa0924307
因為土地很貴啊
12/14 14:12
→
aimlikenoob
這人資太強了
12/14 14:18
推
EraKing
人資昨天吃飯聽到隔壁桌聊天講的，今天你來面試剛
12/14 14:51
→
EraKing
好拿出來秀一手
12/14 14:51
推
yaolling
鎮頭蓋，結構比較穩
12/14 14:54
推
Vinurpe
電晶體數量越來越多，位子不夠配電路線了只好往上
12/14 14:56
→
Vinurpe
爭取空間，另外sputter和電鍍銅太細也不好做好嗎…
12/14 14:56
→
Vinurpe
需要考慮單一個CMOS線路需要的空間，Flash 還有WL B
12/14 14:58
→
Vinurpe
L的問題還有製程面的問題
12/14 14:58
推
VSshow
他不用知道，他要知道你會不會嘴砲，顯然妳的報告能
12/14 15:02
→
VSshow
力就是句點人
12/14 15:02
→
gani2e
傻逼人資就該問人資的東西 屁事一堆
12/14 15:09
推
eric2057
土地很貴啊
12/14 15:10
推
godenassx2
貴司一流企業，不蓋高怎麼顯示高大尚?
12/14 15:14
推
ankrro
這個建案怎麼蓋這麼高？她在撩你？
12/14 15:15
→
godenassx2
一層無法導通，不會蓋兩層嗎？
12/14 15:15
推
jason90814
就地不夠啊 線能擠同一層幹嘛開第二層= =
12/14 15:15
→
SteamTank
低樓層用磅數高的水泥 高樓層用輕的鋼骨
12/14 15:19
→
Tomberd
人資問這個！ 你的地就那麼大
12/14 15:31
推
rattrapante
土地坪數不夠 只能往高樓層發展
12/14 15:41
推
wtfconk
這樣才會讓電子想跳樓啊
12/14 15:44
推
hsiliang
人資該問的是為什麼要分這麼多層。那家公司的人資？
12/14 15:49
→
hsiliang
說來聽聽
12/14 15:49
→
hsiliang
那東西比一張白紙還要薄
12/14 15:50
推
mathlover
你就說 是圖畫太高 你畫窄一點就好了
12/14 15:51
→
yoyoyolin
hr有些在面試時會先幫主管問問題。
12/14 16:00
→
lolpklol0975
閘極結構3D化 從平面變高樓當然變高
12/14 16:08
推
GymRat
容積率
12/14 16:10
推
Answerlin
底下住那麼多電晶體，彼此都不能打架短路，當然越畫
12/14 16:18
→
Answerlin
越多層
12/14 16:18
推
lovemost
縮小chip size ，提高logic density ，提高performa
12/14 16:29
→
lovemost
nce
12/14 16:29
推
nikeboy23
請問你董至成嗎？
12/14 16:34
→
james100
你以為他真的想知道？ 考你怎麼樣把困難的東西講
12/14 16:37
→
james100
的好像有道理才是他的目的
12/14 16:37
推
y800122155
地很貴所以往上蓋啊 問他台北市蓋三合院貴不貴?
12/14 16:37
推
hongsiangfu
小精靈太多了,不提高容積率住不下去.
12/14 16:46
推
qwe172839
19樓笑死 神比喻
12/14 16:51
→
z030060374
不往上蓋你他媽的能到2奈米嗎
12/14 17:01
推
g318
考你會不會把難的東西用簡單東西講出來
12/14 17:07
推
g318
他問這是很好的問題，基本電晶體就幾層，但改到最
12/14 17:08
→
g318
後很高
12/14 17:08
推
neil0611
痾，提高電晶體密度囉，幫QQ
12/14 17:14
推
money1992922
這麼專業的嗎
12/14 17:16
推
magamanzero
你就問他哪個製程不是往上蓋的 給他貼個廢問標籤
12/14 17:17
推
attented
我在假設人資不懂下，我會硬回，藉由疊層設計，以
12/14 17:21
→
attented
滿足需求設計圖譜，同時達到電容效果等相關電性需
12/14 17:21
→
attented
求，最後達到製程性能標準。
12/14 17:21
→
attented
看起來回很多，其實沒什麼重點
12/14 17:21
推
magamanzero
其實電晶體從平面變成立體就是要往上蓋
12/14 17:24
→
magamanzero
後面還有3DIC 各種的違章加蓋建築
12/14 17:25
→
crasser
平面塞不下當然往上面長阿...
12/14 17:55
→
Nigger5566
回他我董至成
12/14 18:00
推
jh043082
routing resource 不夠吧
12/14 18:04
推
newking761
幹，這都不知道….地少人多要蓋大樓都不懂
12/14 18:26
→
auir
可憐，被人資電
12/14 18:33
→
auir
你技術都google來的嗎？
12/14 18:34
推
upeo
就面積吧？
12/14 18:47
→
ijk1
這邊都產線菁英 只會帶貨、顧SPC、PM 最好會知道後
12/14 18:47
→
ijk1
段金屬連線為什麼要這麼多層
12/14 18:47
推
lolicat
人資？認真嗎？
12/14 18:48
→
upeo
有些產品的載板本身就小塊
12/14 18:48
→
lolicat
你塞一段專業術語他就會說 嗯嗯 跟我想的一樣 這樣
12/14 18:48
→
lolicat
就可以了
12/14 18:48
推
kluele585
就面積吧 面積越大越貴啊
12/14 19:07
推
LabaEllis
因為上一個面試的人這樣嗆他啊 他不知道所以先問你
12/14 19:22
推
ewjfd
一律回答好好做事情
12/14 19:23
→
gametv
人資搞不好在表達能力那欄就給比較低的評分了啊
12/14 19:36
推
CCWck
你要先確定是人資，有時候也會有年輕漂亮的女工程
12/14 20:12
→
CCWck
師
12/14 20:12
→
CCWck
搞錯對象可能就斷送工作機會了
12/14 20:12
→
darkholy
節省面積啊，不然市區房子全部蓋平房好嗎？
12/14 20:14
推
j02850
這人資秀你一臉XDDDDy
12/14 20:18
推
a64186401
人資需要的是你的唬爛 不是你的專業知識
12/14 20:27
推
john11894324
這應該不是人資吧！搞不好是主管
12/14 20:54
推
straggler7
車多路就要多
12/14 21:07
推
ssmmll
佈線給外部接點 不同的層數拉出來的線路會對應到電
12/14 21:34
→
ssmmll
路不同點位置
12/14 21:34
推
a6334771
堆疊的高度和客戶設計的晶片電路複雜度有關，對desi
12/14 23:53
→
a6334771
gn house來說，能用越少層設計出相同PPA的chip，公
12/14 23:53
→
a6334771
司會更有競爭力，而不是疊越高越好。
12/14 23:53
→
sc1
要問應用力學研究所為什麼蓋那麼高
12/14 23:59
→
invidia
正確回答是 反問他 真的是人資ㄇ
12/15 00:33
推
zzyzx
人資有這麼猛？？？
12/15 00:36
推
thomasgili
......
12/15 00:40
推
douge
這問題很簡單 一個邏輯電路一定先連電晶體的走線
12/16 07:55
→
douge
之後再連基本邏輯閘的走線
12/16 07:56
→
douge
再連cell to cell 的走線
12/16 07:56
→
douge
之後是block to block
12/16 07:56
→
douge
越後面層級的連線往前看到的路越遠
12/16 07:57
→
douge
也就是越上層的金屬需要比較低的電阻 才能達到
12/16 07:57
→
douge
一樣的阻抗
12/16 07:57
→
douge
然後又因為每一層只能一個方向 所以只要轉彎
12/16 07:57
→
douge
就要多一層 電路複雜度越高 需要的層數就越多
12/16 07:58
→
douge
再加上CMP 製程才能工業化 每一層都一定要平
12/16 07:58
→
douge
結案
12/16 07:59