在DV工作十年,算是一個里程碑?除了分享一些心得外,也再次推廣DV這個職務。 XD
感謝遇到的所有長官、同事、還有各種機緣。
先聲明,以下都是個人經驗分享,並非表示所有公司、部門狀況。
======= 從抄自己的文章開始 =======
以下 Digital Designer (簡稱DE)
指稱主要工作是用HDL(台灣多用Verilog)設計數位IC電路的工程師
Digital Verification Engineer(簡稱DV)
工作相關技能:
Part 1,
1. Linux + shell script
2. scipt language (Perl, Python, Tcl, ...)
3. simulator (IUS, VCS, ModelSim)
4. debugger (通常是Verdi)
5. SystemVerilog
5-1. 一般常用語法
5-2. SystemVerilog Assertion
5-3. Functional Coverage
6. UVM
7. FPGA
8. 各種Protocal(AMBA, SPI, I2C, SDIO, ...)
9. Domain know-how, know-why
10. GLS (gate-level simulation)
11. Static verifcation technologies. (formal verifcation)
12. AMS (analog/mixed signal) verifcation.
13. UPF (Unifed Power Format) low-power verifcation using UPF.
14. ARM CPU architechture
15. Embedded system (C/asm firmware)
16. Emulator (Zebu, HAPS, Palladium, Veloce)
17. SystemC modeling
Part 2,
1. 驗證團隊執行規劃
2. 帶新人
新增 5-2 SystemVerilog Assertion 獨立項目,是因為除了 dynamic simulation 之外,
還可以延伸到 formal verification。
新增 5-3 Functional Coverage 獨立項目,因為更加體會到其重要性。
Domain know-how, know-why 比較多且雜,就不列出細節項目了。
主要是透過再次分享工作累積的經驗,希望傳達給各位版友,
DV的技術深度及廣度是可以做得很高,不會落後於數位設計。
關於薪資、職涯出路發展、和數位設計職缺比較等問題,很多前人都有分享過了,
不在此贅述。(補充:我覺得做DE做DV「都很好」)
順便分享以前很難回答的問題:
關於UVM的學習書籍,市面上已經明顯比以前有更多選擇了,簡體、英文書都有。
以完全不花錢來說,我推薦可以註冊 SIEMEMS Verification Academy 網站,
有免費的 UVM cookbook pdf 可以下載,不過書籍排版做得不太好,比較建議看網頁版。
另外就是如果想要初步了解DV這個職務在做什麼事情,強力推薦一本書。
以下內容取自《ASIC/SoC Functional Design Verifcation》
+ SystemVerilog + UVM (Universal Verifcation Methodology).
+ UPF (Unifed Power Format) low-power verifcation using UPF.
+ AMS (analog/mixed signal) verifcation. Real number modeling, etc.
+ SystemVerilog Assertions (SVA) and functional coverage (SFC) languages
and methodology.
+ Coverage-driven verifcation(CDV) and constrained random verifcation(CRV).
+ Static verifcation technologies. Formal verifcation (model checking),
static + simulation hybrid methodology, X-state verifcation,
CDC (clock domain crossing), etc.
+ Logic equivalency check (LEC). Design teams mostly take on this task. But
the DV (design verifcation) team also needs to have this expertise.
+ ESL—Electronic System Level (TLM 2.0) virtual platform development (for
software development and verifcation tests/reference model development).
+ Hardware/software co-verifcation (hint: use virtual platform methodology).
+ SoC interconnect (bus-based and NoC—network-on-chip) verifcation.
+ Simulation speedup using HW acceleration, emulation, and prototyping.
最後分享,敝公司最近大舉招募,這應該不算是新聞了,
有興趣的版友可以趁最近去試試看,如果有DV相關的問題歡迎一起討論。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 106.1.235.38 (臺灣)
※ 文章網址: https://webptt.cc/bbs/Tech_Job/M.1634410371.A.080.html
推文 (134)
推
h816090
好專業,推
10/17 02:58
推
HardyJJ
這是發哥hr在貼徵才文嗎..
10/17 03:20
推
eduishappy
謝謝分享
10/17 03:38
推
labbat
雖然不是這領域,但也推
10/17 04:03
推
furnaceh
要學的東西好多喔,都不會忘記嗎
10/17 06:42
推
royli
formal有人用?好驚訝
10/17 07:39
推
mmonkeyboyy
= ="當然有人用啊
10/17 07:59
→
OBTea
formal 用一堆,以後還要用更多,某些驗證快太多了
10/17 08:26
推
yorkeram
推
10/17 08:37
推
danielwag007
別透露太多啊 搶我們飯碗 XD
10/17 08:59
推
USAJeremyLin
推
10/17 09:12
推
twpunkboy
推高手前輩
10/17 09:14
推
ray29623918
推推!而且很用心回覆相關問題~
10/17 09:29
→
kelseyaya
推
10/17 09:32
推
ftrhalcyon
推專業
10/17 09:37
→
OBTea
台商DV人力很缺,但是上層給的人好少
10/17 09:37
推
mmonkeyboyy
dv很多都拿去印度做啊
10/17 09:46
推
n12052233g
dv 真低難 要學東西有廣又深@@
10/17 09:47
推
tech1140
推!感謝分享
10/17 09:49
→
OBTea
DV比DE重要,現在搞架構的越來越多DV出身
10/17 09:51
推
bdenken
Systemverilog寫的好要飯要到老
10/17 10:12
推
ndmcpt2002
推
10/17 10:21
推
twicm
前陣子逛到一個在聊DV的discord https://discord
10/17 10:21
→
twicm
.gg/9BXfwznh
10/17 10:21
推
yaote
推
10/17 10:44
推
Battie
"DV比DE重要,現在搞架構的越來越多DV出身",所以現
10/17 10:55
→
Battie
在主要搞架構的是警衛嗎?因為DV比DE重要,所以現在搞
10/17 10:55
→
Battie
架構的一定不是DE
10/17 10:55
→
Battie
現在搞架構的比例最高的就是最重要的
10/17 10:57
→
Battie
既然DV比DE重要,那DV搞架構比例應該比DE高
10/17 10:59
→
Battie
如果沒有比較高,就是有人在胡扯
10/17 11:00
推
bubyvon
推推
10/17 11:08
推
one99180517
推
10/17 11:26
推
ahahahahah
推
10/17 11:46
→
OBTea
外商架構是DV出身的越來越多,台商IP部門有些就是架
10/17 12:04
→
OBTea
構DV一體的,DV規畫作一陣子後才會讓你轉架構規劃
10/17 12:04
→
OBTea
DE開發四個月,DV要驗六個月以上,DV沒有驗完敢出去
10/17 12:05
→
OBTea
通常就是DE準備ECO到爽
10/17 12:06
→
OBTea
更別說一堆只會維護IP的DE,根本也沒有DV有更大的作
10/17 12:08
→
OBTea
用,台商DE政治上聲音大,DV驗到問題還敢大小聲,在
10/17 12:09
→
OBTea
某些外商,DV只看spec,驗出來有問題,DE要吵自己去
10/17 12:10
→
OBTea
喬spec,不然就是乖乖在DV要求期限內修到好
10/17 12:11
噓
apttman
就說DE門檻低惹~DV都可以取代DE惹
10/17 12:13
推
dar6267
推
10/17 12:30
推
TripleC
各位公司的dv可以說話這麼大聲真屌 不知patent發
10/17 12:36
→
TripleC
幾個
10/17 12:36
推
Battie
"外商架構是DV出身的越來越多",到底有沒有超過DE?
10/17 12:44
→
Battie
如果沒有,那DV比DE重要是怎麼嘴出來的?
10/17 12:44
→
Battie
DV在越複雜的系統,真的越重要,但跟DE也只是平起平坐
10/17 12:44
→
Battie
而已
10/17 12:44
推
Battie
DV跟DE,重不重要,純粹是看個人功力,有一堆只會顧IP
10/17 12:52
→
Battie
的DE,但也有一堆spec.比顧IP的DE還不熟的DV。
10/17 12:53
推
yang20913
想問是不是真的只要有coding基礎就能試試看DV? 前陣
10/17 12:56
→
yang20913
子面R的DV時聽到的
10/17 12:56
推
tiku123
就只是一個工作.沒有人重不重要.
10/17 13:13
→
tiku123
就好比醫生.有很多科別.
10/17 13:13
→
tiku123
最累的是外科跟顧急診.最爽賺最多眼科皮膚科.
10/17 13:14
推
bob21119
這技能樹原來才10年...神人(跪
10/17 13:49
推
hongwl030
推分享
10/17 14:04
→
a61077957
推分享
10/17 14:12
推
peterlin0224
推專業分享
10/17 14:14
推
th19883617
推推 google最近找很多
10/17 14:54
推
yorkeram
DV DE取向不同 挑覺得有趣的才是重點
10/17 15:03
→
jason1904
推分享
10/17 15:11
推
sweetpotatoa
台廠DV的地位很低啦,一堆不懂DV的老闆在亂帶
10/17 15:30
推
SmokeCloud56
推推
10/17 15:35
噓
apttman
DE錢就是比較多~比較秋~其他都廢物雜魚
10/17 15:37
→
apttman
ip用買的~會連連看就可以賺高薪~屌打其他雜魚~爽
10/17 15:39
推
peterlin0224
要做DV最好去一線廠磨練,會比較專業,錢也不見得
10/17 15:48
→
peterlin0224
比較少,每個領域都有自己的專業,貶低別人實在沒意
10/17 15:48
→
peterlin0224
義
10/17 15:48
推
peterlin0224
而且up連連看也不是DV的工作,是DE的部分工作,樓上
10/17 15:50
→
peterlin0224
某樓是在看不起DE還是DV?搞得我好亂….XDDD
10/17 15:50
→
peterlin0224
ip
10/17 15:50
推
peterlin0224
還是你當DE整天只被安排做連連看的工作?那誰才是廢
10/17 15:52
→
peterlin0224
物雜魚?
10/17 15:52
推
HandsomeYui
推 感謝分享
10/17 15:56
噓
apttman
還好吧~在豬屎屋的也都瞧不起系統廠跟輪班仔阿~~
10/17 16:00
→
apttman
門檻不高的DE不就能被人家說爽嗎?
10/17 16:00
噓
apttman
錢又多,同事又都台科大的~真爽
10/17 16:02
推
flysonics
一個文人相輕的概念
10/17 16:02
推
peterlin0224
真的專業的DV就是要學會樓主分享的這些,老實說要
10/17 16:04
→
peterlin0224
學會的技能也不比DE少,而且一樣要看自己負責吧IP
10/17 16:04
→
peterlin0224
的standard和spec.
10/17 16:04
推
peterlin0224
好的DV會直接拿Verdi 的waveform根據standard跟Desi
10/17 16:06
→
peterlin0224
gner說你的design哪裡有問題,差別只是沒寫rtl,但
10/17 16:06
→
peterlin0224
他們也要寫c code
10/17 16:06
推
peterlin0224
現在都往uvm 發展,我是覺得沒有比DE好混
10/17 16:08
推
peterlin0224
另外如果你覺得DE只是在做連連看的工作,我推論你
10/17 16:21
→
peterlin0224
應該是很junior
10/17 16:21
噓
apttman
系統廠也都被酸只抄公板
10/17 16:22
→
apttman
Don't care
10/17 16:23
推
peterlin0224
那可能是不知道系統廠工作價值在哪的人才會那樣說,
10/17 16:29
→
peterlin0224
基本上就是自大的言論,…..其實酸別人都是沒必要
10/17 16:29
→
peterlin0224
的
10/17 16:29
推
mrsix
random和coverage就蠻高深的,這部分DE會需要DV來
10/17 16:40
→
mrsix
協助架驗證場景。
10/17 16:40
推
mrsix
而DE會需要根據DV的驗證結果來了解架構在哪些條件下
10/17 16:42
→
mrsix
有弱點並思考是否需要改善。所以兩者是相輔相成。
10/17 16:42
推
mrsix
UVM引入了C++的物件導向,然後以DUT為中心建立像是d
10/17 16:47
→
mrsix
river、sequencer、scoreboard等驗證環境。這部分就
10/17 16:47
→
mrsix
更專業了。
10/17 16:47
→
hsnuyi
外商收很多DV 不是因為DV可以當SA好嗎... 再者強的
10/17 18:00
→
hsnuyi
整合三者都會碰 這些根本不會跳 弱的DV也只會dump
10/17 18:00
→
hsnuyi
fsdb叫整合看罷了Tweaker環境也建不好...
10/17 18:00
→
hsnuyi
然後一般來說 UPF CDC ESL NoC 這全是不同team 單
10/17 18:09
→
hsnuyi
就DV生態 能全碰的 主管應該不是普通人...
10/17 18:09
推
easy0807
推強者
10/17 18:52
推
csh170217
謝謝分享。求內推
10/17 19:44
推
unnmin
推 感謝分享
10/17 19:52
推
MikeyWill
推推
10/17 21:25
推
Neistpoint
M 果然強大!
10/17 22:02
推
kuohungting
感恩推推
10/17 22:29
推
jssmile
推推,很詳細!
10/17 22:53
→
lgen7604
業界有很多叫DV的職位 因為不同公司或部門差異很大
10/18 02:26
→
lgen7604
加上DV相關的資料比起DE少很多 導致很容易誤會DV的
10/18 02:26
→
lgen7604
工作內容 因此才希望提供更多資訊給有需要的人參考
10/18 02:27
→
lgen7604
p.s.這篇其實是徵才文沒錯XD 有想挑戰的歡迎聯絡我
10/18 02:27
推
godbye45
跟某a認真就輸了啦 笑笑就好
10/18 09:32
推
mmonkeyboyy
dv....高不高級不知道啦 但人很多 多很多很多
10/18 10:56
→
mmonkeyboyy
門檻相對低了一些 但專業起來也很專業
10/18 10:57
推
snow10725
感謝分享!!
10/18 11:25
→
Iamjkc
我部門之後好像會找一個DV manager
10/18 11:42
推
chzpuddin
謝謝分享
10/18 14:57
推
Toyallol
謝謝分享
10/18 19:28
推
timwu1130
少列了random驗證相關技巧?
10/19 16:09
推
ggplus
其實現在DV主管有一半PM的腳色,控管每個design p
10/20 23:52
→
ggplus
hase的品質,review design architecture spec, d
10/20 23:52
→
ggplus
rive design release schedule, verification, em
10/20 23:52
→
ggplus
ulation, chip bring up, chip validation, refer
10/20 23:52
→
ggplus
ence code 給software team都要管
10/20 23:52
→
wasabe
小弟想笨笨的問一個 如果有112電類(非ics)的碩 沒
06/13 02:39
→
wasabe
有修過任何硬體的課 需要在碩班補什麼課才可以畢業
06/13 02:39
→
wasabe
後進一線當dv
06/13 02:39