各位前輩好,之前在科技版獲得非常多資訊,希望能幫助到跟我一樣剛畢業的新鮮人!
背景:四大電學碩畢新鮮人
目標:數位IC設計工程師 研替
時間為一月到二月(2021)
以下為面試經驗
----------------------------------
1.Phison:104履歷投遞,之後安排雲端面試
總共面四個部門,PCIE IP 以及SOC相關
被問的問題除了碩論相關之外:
1. CDC (Asynchronized fifo)
2. 根據提供的時序圖寫Verilog code
3. Error-Correcting Code memory相關
4. Set_falsh_path
5. DFT ,SCAN MODE
結果:無聲函
結論:很多主管以為是面正職而不是延替,與HR溝通時需多加注意
PS. P好像已改為現場面
-----------------------------------
2.MXIC:104通知來面,現場面
面試前考簡單的邏輯測驗跟英文
主要都在聊碩論,部門主要為產品端以及NAND flash
一面完直接當天安排二面
結果:Offer get
結論:人資主管都很好,簽約金很多
-----------------------------------
3.RTK:人資通知來面,現場面
部門:車用SWITCH、WIFI軟、TV SOC
被問的問題:
1. CDC(1 bit & fifo)
2. 除頻器
3. Verilog code 白板
4. Verilog code 合成出來的電路型態
5. Pipeline
結果:部分二面後無聲
結論:CDC很重要
-----------------------------------
4.台南N:104投遞
部門:IHome
面試前的過程比較艱辛,一開始履歷有點沒寫好,且覺得麻煩沒有內推
如果有認識的,台南滷肉能內推部門就內推,不然履歷可能會被分到不同地區甚至不同專長
要很小心的是如果有部門進二面,你就收不到其他部門的一面了
能一次面很多部門最好!
一面:
面試前需要線上考英文以及人格測試,到現場面試有考卷
因考卷為保密不方便透露,但難度偏高且範圍很廣
後續主管會根據考卷問更深入的問題
二面:
繼續根據考卷提問,可能剛好遇到出此考卷的主管。
結果:面試口頭Offer後兩周後打電話去結果reject
-----------------------------------
5.台南Raydium:104投遞
台南部門為車用IC相關,沒有在做SOC,一樣寫考卷但內容較為基本數位邏輯
邏輯閘(Xor、Nand) 、FSM、CDC
後續面試圍繞考卷以及碩論進行
結果:主管詢問是否有意願二面但那時候以為滷肉有上reject掉
-----------------------------------
面試的時候才感覺替研究所還債,最後才把數位IC pick up起來
另外延替能夠在畢業前一年面試會比較好
後續還有相關面試的經驗會再放上來
--
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 218.161.60.126 (臺灣)
※ 文章網址: https://webptt.cc/bbs/Tech_Job/M.1615486015.A.720.html
※ 編輯: minshun66 (218.161.60.126 臺灣), 03/12/2021 02:07:59
※ 編輯: minshun66 (218.161.60.126 臺灣), 03/12/2021 02:10:22
※ 編輯: minshun66 (218.161.60.126 臺灣), 03/12/2021 02:13:57
推文 (20)
推
ga626031
Push
03/12 03:16
推
g1990822
太晚投了,MNR幾乎是去年八月左右就開始找了
03/12 04:29
→
g1990822
現在才開始面的話應該沒幾個缺了QQ
03/12 04:30
推
goodga
研替可以只當做像實習生來面試?
03/12 07:23
推
firedash
謝謝分享
03/12 08:39
→
minshun66
對的 因為私人因素比較晚面試
03/12 10:12
→
minshun66
但MR的硬體缺是都還有研替缺
03/12 10:13
→
minshun66
研替做的就跟正職一樣
03/12 10:13
推
musashi023
台南N是不是不容易
03/12 12:24
→
minshun66
同屆跟學長均有上,好好準備應該有機會
03/12 13:05
推
fcuk9981
推
03/12 23:47
→
fcuk9981
板上好像很久沒數位的面試心得文了
03/12 23:47
→
minshun66
對的 因為其實沒什麼走數位的學長姐,因此很多資訊都
03/13 02:37
→
minshun66
不知道,所以想分享,避免大家犯了一樣的錯
03/13 02:37
→
bluemkevin
verilog合成出電路型態,其實視EDA而定
03/13 11:40
推
YandereLove
推推
03/13 22:43
推
pingtaowang
CDC真的重要 有些還考FIFO內部結構 RTL代碼寫出來
03/14 01:46
→
minshun66
沒錯 尤其是pointer跟gray code
03/14 10:06
推
xx890197
CDC幾乎都必考,一定要讀熟
03/14 16:37
推
yan1314
用心寫的面試文,大推!!
03/15 22:53