※ 引述《cc1plus (廢柴聯盟盟主)》之銘言： : ※ 引述《mikamitomoya (三上智也)》之銘言： : : 改走多核心多處理緒架構 : : 你現在支那也幹了一樣的事情 只是是反過來 : : 人家當初改走多核不是做不到而是考慮到了散熱跟耗電問題 : : 雖然改變方式但是起碼解決了CPU使用效率的問題 : : 結果你支那真的很喜歡反向操作 : : 直接疊上去 那就看看依照支那那偉大的技術 怎麼讓功耗降低跟處理散熱吧 : : 這都能吹 笑死........... : 覺得台灣人頗無知的，別人可以小看，但是對於華為還是戒慎恐懼 : 被制裁三年弄出 DUV 5nm 的 EDA tool + 整套流程強勢回歸 : 要換到台灣任何一個廠商早就死了 : 不僅僅如此，還生出新凱來這個怪獸，目前看到的評價是 : 高階示波器 GUI 難用但是便宜，至少有替代品 : 那華為思路是什麼？先進製程說穿了就二件事，傳輸速度變快和降功率 : 在不拿到 EUV 的狀況之下，有沒有辦法達到這二件事 : 有的，兄弟有的，就是華為這套啦 : 別人可以輕鬆靠台積電進步就可以達到傳輸速度變快和降功率這二件事 : 是不是真的可以做到呢？今年會推出的 Kirin 9050 就知道了 : 不過敢發論文加上年底會正表發表，應該工程樣品應該效能不錯 : 是不是可以今年九月看看華為新的 CPU 如何就知道了 華為的堆疊方法有前景嗎？可以堆幾層？ 為此開發3D EDA軟體值得嗎？ 要堆疊應該等無法縮小製程再堆疊！ 堆疊1nm晶片肯定比7nm難。 現在堆疊7nm很雞肋！ 台積電還有兩代曝光機可以縮小製程，除非成本效益不佳。 ----- Sent from JPTT on my iPhone -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.165.161.61 (臺灣) ※ 文章網址: https://webptt.cc/bbs/HatePolitics/M.1780206051.A.53A.html