※ 引述《patiger (唉)》之銘言： : 別的不說... : 這不就3D堆疊技術 : 各大廠早就跑很遠了 : 為什麼華為一進場就說整個技術都是他說了算？ : 到底是牛吹的太大 : 還是華為根本不知道外國早在做了？ 台GG的cowos 封裝,概念上比較像一顆CPU不夠跑 那就把兩顆CPU黏一起,或是把快取黏進去,當做一顆來用,Apple的M系列就是走這條路 過去摩爾定律,概念上是在同一個『平面』刻晶體管 只要縮小晶體管,就可以在這個『平面』塞進更多晶體管,效能更高 韜的概念,是在這個平面上,蓋二層樓,同『平面』中塞進更多樓層更多晶體管 同樣實現塞更多晶體管,提高效能 然後透過3D架構設計,縮短電子從A晶體管到B晶體管之間的直線距離 電子只要路徑越短,能耗發熱就更低 理論上同樣單位面積的平面,可以蓋二層樓,三層樓,四層樓...一路疊加 與摩爾定律『等效』實現,塞進更多晶體管提高效能,3D架構降低能耗發熱的目標 結論:3D不是什麼創新概念,但老共突破重複曝光後,真的適合all in這條路 -- 我們 讓地獄變的可以容忍，幫受傷的靈魂度過恐懼之河，讓他們看到渺茫的希望 再停下船 把他們踹下去 自已游到對岸 (FROM:型男飛行日誌) -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.226.76.65 (臺灣) ※ 文章網址: https://webptt.cc/bbs/HatePolitics/M.1779842877.A.A26.html ※ 編輯: wangrg (36.226.76.65 臺灣), 05/27/2026 08:50:48 AMD 3D V-Cache 也跟M一樣,將額外的快取晶片（CCD）垂直堆疊在CPU核心（CCD）之上， 以大幅增加L3快取容量 你懂你上 給啥經費? 2024 Mate60以後的SoC早就在用這技術 所以那天發佈會,同時公布新的散熱技術,石墨烯複合導體,金剛石界面材料 沒EUV就這麼搞,沒啥特別好處,反正CN最不缺的就是空間 反正2024已經在用了,搞不好越用越順手 如果不懂的事情,就別硬要參與討論 內文結論有寫:3D不是什麼創新概念,但老共突破重複曝光後,真的適合all in這條路<-- 不知道你想爭論啥 嘿阿~JP 1980就開始搞機器人,然後起個大早,跟不上晚集 內文就在講解,老共的3D跟台GG的3D,有啥不同.如果這麼白話都看不懂.那真的太文組了 好唷~你行你上!寫篇完整的來展示你的專業 都成年人,想說人家錯誤,您倒是展示一下什麼才是正確答案? 當然啦,想跟只會嘴的傻鳥一樣縮回去,躲在ID後面也沒人能把你怎樣 講這麼多,所以你的正確答案呢?坐等 (挖鼻孔)系列文字非常應證你的『懂』.這結果也行 ※ 編輯: wangrg (36.226.76.65 臺灣), 05/28/2026 20:10:01